


Prova Scritta di Circuiti e Sistemi Elettronici
(DIGITALE)
22 Febbraio 2021

Se non diversamente specificato si assuma per tutti i transistori $L = L_{\text{MIN}}$ e i tempi di salita e di discesa di caso peggiore dei singoli *gate* logici simmetrici.

Il circuito logico in figura é costituito da un *gate* dinamico, un invertitore statico a dimensionamento minimo e dei *gate* NOR statici. Sono note le conducibilità intrinseche dei transistori n-MOS e p-MOS $\beta'_n = 300 \mu\text{A}/\text{V}^2$ e $\beta'_p = 150 \mu\text{A}/\text{V}^2$, la capacità di *gate* del transistore a dimensionamento minimo $C_{M1} = 0.75 \text{ fF}$ e il *parasitic effort* dell'invertitore $p_{\text{inv}} = 1.2$. La tensione di soglia dei transistori n-MOS e p-MOS vale $V_{tn} = |V_{tp}| = 0.40 \text{ V}$ e la tensione di alimentazione é $V_{DD} = 3.0 \text{ V}$.



1. Calcolare il *logical effort* dall'ingresso A al nodo O1 e il *parasitic effort* del *gate* dinamico assumendo che tutti i transistori nMOS del *gate* dinamico abbiano lo stesso dimensionamento e che i tempi di salita (il tempo di precarica) e di discesa di caso peggiore siano simmetrici.
2. Determinare il dimensionamento assoluto di tutti i transistori del *gate* dinamico di modo che la resistenza equivalente di caso peggiore sia la metà di quella di un invertitore a dimensionamento minimo. Calcolare inoltre il tempo caratteristico della tecnologia.

3. Noto il dimensionamento assoluto dei transistori del gate dinamico calcolato al punto precedente, calcolare il tempo di attraversamento dall'ingresso A al nodo O4 assumendo che l'invertitore tra il nodo O1 e O2 sia a dimensionamento minimo, che i *gate* NOR siano stati realizzati con transistori nMOS aventi dimensionamento pari a $S_{nNOR}=6$ e che la capacità di uscita C_{OUT} connessa al nodo O4 sia molto inferiore rispetto alla capacità dell'interconnessione. L'interconnessione ha una lunghezza $L = 5000\mu m$. Si consideri un ritardo di pilotaggio al 90% dell'escursione totale.
4. Descrivere una possibile tecnica per diminuire il tempo di ritardo dall'ingresso A al nodo O4 assumendo che non sia possibile modificare il dimensionamento dei *gate* NOR e del *gate* dinamico e che sia possibile cambiare il dimensionamento dell'invertitore tra i nodi O1 e O2. Si richiede una risposta breve ma motivata, non é necessario procedere con una valutazione quantitativa determinando i vari dimensionamenti.